PLCcore-9G20
|
Die Entwicklung moderner, anspruchsvoller
Steuerungssysteme erfordert vielfältiges, interdisziplinäres Know-how. So sind
neben Hardware- und Applikationsentwicklung auch Betriebs- systemanpassungen,
die Anbindung von Kommunikations- und Feldbussen sowie der Datenaustausch
zwischen parallel laufenden Prozessen notwendig.
Durch den Einsatz des
PLCcore-9G20 als SPS-Kern in anwenderspezifischen Steuerungen lässt sich dieser
Entwicklungsaufwand auf ein Minimum reduzieren.
| |
Key Features des PLCcore-9G20 |
| PLCcore Firmware |
IEC61131-3 Laufzeitkernel vorinstalliert
Shared Process
Image
CiA302/314 konformer CANopen Manager
anpassbare I/O
Treiber
Programm-Download via Ethernet oder CANopen |
| Controller |
Atmel® AT91SAM 9G20, mit ARM 926EJ-S Core, 32-bit |
| Taktfrequenz |
440MIPS bei 400MHz |
| RAM (default/max) |
32/64MiB SDR-SDRAM |
FLASH
(default/max) |
16/64MiB NOR, 16-bit data-bus |
| On-board Peripherie |
DMA, MMU, Hardware Watchdog, Temperatursensor, RTC |
| Schnittstellen |
|
| Fast Ethernet |
1x 10/100Mbps, on-board PHY |
| CAN |
1 |
| UART |
4 |
| USB |
2x USB 2.0 host, 12Mbps full-speed
1x USB 2.0 device, 12Mbps
full-speed |
| SPI/I2C |
1 nur mit FPGA Firmware / 1 |
| Massenspeicher |
MMC/SD-card Signale via Board-to-Board Steckverbinder |
| FPGA |
Lattice ECP2-6 |
| Sonstige |
SSC |
| Betriebs- und Einsatzbedingung |
Temperatur: -40°C…+85°C
Luftfeuchte: 10-90% RH,
nicht-kondensierend |
| Spannungsversorgung |
3.3V +/- 5%, 1A max. |
Abmessung/
Gewicht |
78 x 54 x 7,5 (L x W x H in mm),
20g |
| Board-to-board Steckverbinder |
2x 50 Pin Header Socket, 1.27 mm Raster |
| verfügbar über
Board-to-Board Steckverbinder |
CAN, USB device, 2 USB host, I²C,
2 SD-card, Ethernet,
19 digitale Eingänge, 8 digitale Ausgänge, 3 analoge Eingänge, 4 PWM/DIO, 4
Timer/Counter/DIO |
| RoHS konform |
ja |
| Betriebssystem |
Linux |
| IDE |
Eclipse-basierte IDE mit GNU C/C++ Toolchain, Source- und
Assembler-Level Debugger
IEC 61131-3 IDE (OpenPCS) mit SYS TEC CAN / CANopen
Erweiterung für IEC 61131-3 |
| Ergänzende Middleware |
CANopen® Protokoll Stack Source Code
Ethernet POWERLINK
Protokoll Stack Source Code |
|
|
|
|
|
Sitemap
Druckversion
![PLCcore-9G20](javascript:lupe("/cgi-bin/public/dia/dia_products.pl?img=/uploads/3076/PLCcore_9G20.jpg&titel=PLCcore-9G20"))
Website Feedback